МИКРОКОНТРОЛЛЕР AVR - Страница 2

МИКРОКОНТРОЛЛЕР AVR - МИКРОКОНТРОЛЛЕР AVR

Глава 32

АРХИТЕКТУРА ПРОЦЕССОРА AVR

После прочтения первой части книги, вы, вероятно, почувствовали, что основные варианты архитектуры процессоров, такие как Гарвардская и Принстонская (Фон-Неймана), довольно просты и понятны. После знакомства с микроконтроллером 68НС05 эта уверенность в вас, наверное, еще больше укрепилась. Но есть ряд других архитектур, которые не вполне соответствуют этим моделям. Если вы заглянете в документацию на AVR, то увидите структуру микроконтроллера, показанную на рис. 32.1. Хотя эта структура представляется достаточно сложной, но вы можете мысленно пройти по различным шинам (линиям на диаграмме) и получить представление о том, как идут через процессор потоки битов и байтов. Но есть некоторые особенности, которые не являются очевидными, и их придется объяснять позднее. Как и в любом процессоре, особенности AVR являются следствием общих принципов, использованных при разработке этих процессоров. После ознакомления с AVR станет понятно, что они реализованы на базе набора регистров, организация которого представлена в графическом виде на рис. 32.2. Такая организация обеспечивает высокую эффективность процессора при обработке данных. Однако оба приведенных рисунка не дают представления о том, как была оптимизирована архитектура AVR, чтобы соединить достоинства Гарвардской и Принстонской архитектур для достижения очень быстрого и эффективного выполнения программ.

Go to Top